Модуль кэша сінхранізацыі UMC 256 КБ (Кэш выбуху канвеера, УЗБЕРАГ)
Апублікавана DeviceLog.com | Апублікавана ў SRAM | Апублікавана на 2013-01-05
2
Шмат матчыных поплаткаў, падтрымлівае ранні працэсар Pentium, звычайна мелі мікрасхемы памяці кэша сінхранізацыі ў якасці кэша L2 працэсара. Гэта модуль кэша сінхранізацыі(УЗБЕРАГ; Кэш на палачцы) гэта знешні модуль памяці, які выкарыстоўваецца ў якасці дадатковага кэша L2 працэсара. Гэта павялічвае прадукцыйнасць працэсара, калі працэсар чакае інструкцый або дадзеных. L2 cache is used for operating closer to the theoretical limit of the microprocessor.
‘Pipelining’ suggests that the transfers after the first transfer happen before the first transfer has arrived at the processor. ‘Pipleline burst cache’ was developed as an alternative to asynchronous cache and synchronous burst cache.
- Назва прадукту : Модуль кэша сінхранізацыі UMC 256 КБ (Version : 1.8)
- Частка нумар : LM 2MV 94V-0
- Вытворца : UMC
- Краіна вытворца : Тайвань
- Год зборкі/тыдзень : 1996/39
- Ёмістасць дадзеных : 256КБ
- Pin count : 80pins
- Асаблівасці : УЗБЕРАГ(Кэш на палачцы), Кэш выбуху канвеера, additional L2 Cache, SRAM
- Напруга : 3.3В
- Чып склад : [UM61(L)3232AF-7 9641S MM4X52] ✕ 2 + [UM61(m)256s-15 9549D RB1121] ✕ 1
You forgot the most common colloquial term for these: COAST (Кэш на палачцы) :П
I just know the term, УЗБЕРАГ(Кэш на палачцы).
Thank you for your kind comment.