muchas placas base, incorporados CPU Pentium temprana, por lo general tenían chips de memoria caché de sincronización como caché L2 de la CPU. Esta sincronización módulo de caché(Costa; Caché en un palillo) se módulo de memoria externo utilizado como CPU adicional caché L2. Maximiza la performance del procesador mientras que el procesador está esperando instrucciones o datos. L2 cache is used for operating closer to the theoretical limit of the microprocessor.

‘tuberias de diferentes tipos’ sugiere que las transferencias después de la primera transferencia ocurren antes de la primera transferencia ha llegado al procesador. ‘Pipleline estalló caché’ was developed as an alternative to asynchronous cache and synchronous burst cache.

• nombre del producto : UMC sincronización de caché de 256 KB Módulo (Versión : 1.8)
• Número de pieza : LM 2MV 94V-0
• Fabricante : UMC
• País de fabricación : Taiwán
• Año de la estructura / Semana : 1996/39
• Capacidad de datos : 256KB
• número de pines : 80patas
• Caracteristicas : Costa(Caché en un palillo), Pipeline Burst caché, Cache adicional L2, SRAM
• voltaje : 3.3V
• Composición de chip : [UM61(L)3232AF-9641S 7 MM4X52] ✕ 2 + [UM61(metro)256s-15 9549D RB1121] ✕ 1