UMC – DeviceLog.com https://www.devicelog.com/eo/ device, part, spec Mon, 25 Jul 2022 04:37:45 +0000 eo hourly 1 https://wordpress.org/?v=6.6.2 UMC Sync Cache Modulo 256KB (Pipeline Burst Cache, MARBORO) https://www.devicelog.com/eo/memory/sram/umc-sync-cache-module-256kb-pipeline-burst-cache/ https://www.devicelog.com/eo/memory/sram/umc-sync-cache-module-256kb-pipeline-burst-cache/#comments Sat, 05 Jan 2013 13:27:32 +0000 https://www.devicelog.com/?p=535-eo UMC Sync Cache Module 256KB Frontside (Pipeline Burst Cache)

UMC Sync Cache Module 256KB Backside (Pipeline Burst Cache)

Multaj ĉeftabuloj, apogis fruan Pentium CPU, kutime havis sinkronigajn kaŝmemorpecojn kiel CPU L2-kaŝmemoro. Ĉi tiu sinkroniga kaŝmemormodulo(MARBORO; Kaŝmemoro Sur Bastono) estas ekstera memormodulo uzata kiel kroma CPU L2-kaŝmemoro. Ĝi maksimumigas la rendimenton de la procesoro dum la procesoro atendas instrukciojn aŭ datumojn. L2 cache is used for operating closer to the theoretical limit of the microprocessor.

‘Dukto’ sugestas, ke la translokigoj post la unua translokigo okazas antaŭ ol la unua translokigo alvenis al la procesoro. ‘Pipleline krevis kaŝmemoron’ was developed as an alternative to asynchronous cache and synchronous burst cache.

  • Produkta Nomo : UMC Sync Cache Modulo 256KB (Versio : 1.8)
  • parto Nombro : LM 2MV 94V-0
  • Fabrikejo : UMC
  • Lando de fabrikado : Tajvano
  • Konstruu Jaro / Semajno : 1996/39
  • datumoj Kapacito : 256KB
  • Pinglokalkulo : 80pingloj
  • Trajtoj : MARBORO(Kaŝmemoro Sur Bastono), Pipeline Burst Cache, plia L2 Cache, SRAM
  • Tensio : 3.3V
  • blato Komponado : [UM61(L)3232AF-7 9641S MM4X52] ✕ 2 + [UM61(m)256s-15 9549D RB1121] ✕ 1

 

Sync Cache Module Slot (Pipeline_Burst_Cache Moduel Slot)

UMC Sync cache module installed on Soyo mainboard slot

]]> https://www.devicelog.com/memory/sram/umc-sync-cache-module-256kb-pipeline-burst-cache/feed/ 2